Artikel-ID: 000094002 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.12.2023

Warum funktioniert das F-Tile HDMI Intel® FPGA IP Designbeispiel mit Fixed Rate Link (FRL) und Transition Minimized Differential Signaling (TMDS) Modus auf getakteter Videoschnittstelle nicht?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 führten Änderungen an der SystemPLL-IP dazu, dass der rx_tmds_clk nicht umschaltete/niedrig blieb.

Wenn dieser Taktgeber nicht korrekt funktioniert, funktioniert der TMDS-Modus (Transition Minimized Differential Signaling) nicht.

Lösung

Es ist ein Patch zur Behebung dieses Problems für die Intel® Quartus® Prime Pro Edition Software Version 22.4 verfügbar.

Laden Sie Patch 0.04 über die folgenden Links herunter und installieren Sie es:

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.