Artikel-ID: 000094001 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.12.2023

Warum dauert die Kompilierung des F-Tile HDMI Intel® FPGA IP Designbeispiels mit Fixed Rate Link (FRL) unter Windows so lange?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines SDC-Problems im F-Tile HDMI Intel® FPGA IP Designbeispiel mit Fixed Rate Link (FRL), einer SDC-Einschränkung, die für die Generierung von Rekonfigurationsprofilen vorgesehen ist, führt dazu, dass die Fitter-Phase während der Kompilierung länger dauert.

Lösung

Es ist ein Patch verfügbar, um dieses Problem für die Intel® Quartus® Prime Pro Edition Software Version 22.3 zu beheben.

Laden Sie Patch 0.45 über die folgenden Links herunter und installieren Sie es:

Es ist ein Patch zur Behebung dieses Problems für die Intel® Quartus® Prime Pro Edition Software Version 22.4 verfügbar.

Laden Sie Patch 0.28 über die folgenden Links herunter und installieren Sie es:

Dieses Problem wurde ab Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.