Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 22.1 und früher enthält die für die ALTMULT_COMPLEX FPGA IP generierte VHDL-Datei <ip_variation_name>.VHD Syntaxfehler.
Die Verwendung der generierten IP-Dateien in der VHDL-Sprache ist nicht möglich.
Um dieses Problem zu umgehen, sollte der Benutzer die IP in der Verilog HDL-Sprache generieren.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.