Artikel-ID: 000093952 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2023

Warum schlägt das Multi-Channel-DMA-Intel® FPGA IP für PCI-Express-Designbeispiel, das auf die Intel Agilex® 7 FPGA R-Tile-Geräte abzielt, bei Hardwaretests fehl, wenn es mit der Intel® Quartus® Prime Pro Edition Software Version 22.4 kompi...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Nach Programmierung des Multi-Channel-DMA-Intel® FPGA IP für PCI-Express-Designbeispiel für die Intel Agilex® 7 FPGA Chip-Revision der R-Tile-Geräte A0 oder B0 schlagen die PIO-Tests fehl, und die DMA-Tests melden Fehler beim Zurücksetzen der Warteschlange.
    DK-DEV-AGI027RES : AGIB027R29A1E2VR0 = A0-Chip-Revision.
    DK-DEV-AGI027R1BES : AGIB027R29A1E2VR3 = B0 Chip-Revision.

    Lösung

    Zur Behebung dieses Problems ist ein Patch in der Intel® Quartus® Prime Pro Edition Software Version 22.4 verfügbar

    Regenerieren und kompilieren Sie das Testdesign nach der Installation des Patches.

    Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Software Version 23.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Agilex™ FPGA Development Kit der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.