Artikel-ID: 000093864 Inhaltstyp: Errata Letzte Überprüfung: 28.11.2023

Warum unterstützt das F-Tile Ethernet-Intel® FPGA Hard IP mit aktiviertem PTP nicht den Aldec* Riviera* VHDL-Simulator in der Intel® Quartus® Prime Pro Edition Softwareversion 22.4 und früher?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 und früher unterstützt der F-Tile Ethernet-Intel® FPGA Hard IP mit aktiviertem PTP den Aldec* Riviera* VHDL-Simulator nicht.
Bei der Simulation mit dem Aldec* Riviera* VHDL-Simulator können Sie möglicherweise nicht auf die gültige Assertion von TX/RX PTP Offset Data warten.

Lösung

Es gibt keine Problemumgehung für dieses Problem.
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.