Artikel-ID: 000093821 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.11.2023

Warum erhalte ich eine Fehlermeldung bei der Simulation des R-Tile Multi Channel DMA Intel® FPGA IP für PCI Express* Designbeispiel mit dem VCS-Simulator?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 wird ein Fehler angezeigt, wenn versucht wird, das R-Tile Multi Channel DMA Intel® FPGA IP für PCI Express* Designbeispiel für Intel Agilex® Geräte mit dem VCS-Simulator zu simulieren.

    Die folgende Fehlermeldung wird angezeigt:

    INFO: 497636 ns Starting DMA Read.... H2D

    INFO: 500949 ns Warteschlange zurückgesetzt ... fertig

    INFO: 501149 ns warten auf MSI-X Writeback für Lese-DMA........

    FATAL: 4000000 ns Simulation wegen Inaktivität gestoppt!

    FEHLER: Simulation wurde aufgrund eines schwerwiegenden Fehlers gestoppt!

    FEHLER: Simulation aufgrund eines Fehlers gestoppt!

    $finish aus der Datei "./.. /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v", Zeile 144.

    Lösung

    Es gibt keine Problemumgehung für dieses Problem.

    Dieses Problem wurde ab Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.