Aufgrund einer PMA-Beschränkung für E-Tile-Transceiver versagt das Designbeispiel für E-Tile JESD204C Intel® FPGA IP während der Verbindung zeitweise. Ein Fehler führt dazu, dass entweder die Sync-Header-Sperre (SH_LOCK) oder die erweiterte Multiblock-Sperre (EMB_LOCK) auf der Empfängerseite nicht aktiviert wird.
Dieses Problem wird durch eine E-Tile PMA-Beschränkung verursacht, bei der eine TX-Deskew-Fehlausrichtung auftritt, wenn die Einstellungen für den Kanalbündelungs- und Übertragungsmodus mit doppelter Breite des E-Tile Transceiver Native PHY IP im E-Tile-JESD204C Intel® FPGA IP aktiviert sind.
Dieses Problem kann mit dem E-Tile Transceiver Native PHY IP PMA Avalon® Memory-Mapped Interface unter Adresse 0x9h beobachtet werden:
- cfg_tx_deskew_sts[2] (0x9 Bit[4]) zeigt '0' an
- cfg_tx_deskew_sts[1:0] (0x9 Bit[3:2]) zeigt NICHT '11'
Aufgrund der PMA-Beschränkung des E-Tile-Transceivers kann die Option im Bonded-Mode nicht mehr unterstützt werden.
Ab Version 23.3 der Intel® Quartus® Prime Pro Edition Software werden nur noch nichtgebundene Modi unterstützt.