Warum sehe ich einen Fehler beim Kompilieren des Designbeispiels für F-Tile PMA/FEC Direct PHY Intel® FPGA IP?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 wird beim Generieren des Designbeispiels beim Ändern des Mainboard-Typs in " Intel Agilex® FPGA I-Series Transceiver SoC Dev Kit" AGIB027R31B1E2VR0 automatisch als Geräte-OPN ausgewählt, was den Kompilierungsfehler "Attribute 'user.bb_f_ux_rx[0].bb.vsr_mode': Not a valid attribute name inside BCM 'ip_config_ux_rx" verursacht.

Führen Sie die folgenden Schritte aus, um dieses Problem in der Intel® Quartus® Prime Pro Edition-Software Version 22.4 zu umgehen.

Für Simulationstests:

1. Verwenden Sie AGIB027R31B1E2V als OPN auf der Registerkarte Gerät, bevor Sie das Beispieldesign generieren
2. Wählen Sie beim Generieren des Beispieldesigns unter "Board auswählen" die Option "Keine" aus
3. Beispieldesign generieren

Für Hardware-Tests:

1. Verwenden Sie AGIB027R31B1E2V als OPN auf der Registerkarte "Gerät", bevor Sie das Beispieldesign generieren
2. Wählen Sie beim Generieren des Beispieldesigns unter "Board auswählen" die Option "Keine" aus
3. Beispieldesign generieren
4. Kopieren Sie vor dem Kompilieren des Designs alle QSF-Einstellungen aus Intel® Quartus® Prime Pro Edition Software Version 22.3 und aktualisieren Sie sie in der generierten QSF
5. "Aktivieren Sie den Assembler", wenn diese Option nicht standardmäßig ausgewählt ist, bevor Sie mit der Kompilierung beginnen.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.