Artikel-ID: 000093572 Inhaltstyp: Errata Letzte Überprüfung: 28.11.2023

Warum unterstützt das O-RAN Intel® FPGA IP Designbeispiel nicht den Aldec Riviera-Simulator für das Intel Agilex® Gerät F-Tile in der Intel® Quartus® Prime Pro Edition Software v22.4 und früher?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v22.4 und früher unterstützt das O-RAN Intel® FPGA IP Designbeispiel den Aldec Riviera-Simulator für das Intel Agilex® Gerät (F-Tile) nicht.

Lösung

Derzeit gibt es keine Problemumgehung.
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Stratix® 10 GX
เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.