Beim Einsatz der F-Tile PMA/FEC Direct PHY Intel Agilex 7 FPGA® IP, die im SDI-Modus nach dem Upgrade von Intel® Quartus® Prime Pro Edition Software v22.3 auf v22.4 und neuer konfiguriert ist, können Logik-Generierungsfehler auftreten, wenn Sie die Beschränkungen der "tx_pll_bw_sel" Quartus Settings File (QSF) nicht hinzugefügt haben.
Intel F-Tile Transceiver im SDI-Modus erfordern eine zusätzliche QSF-Einschränkung in Intel Quartus Software v21.4 und neuer. Möglicherweise sehen Sie in Ihrem F-Tile PMA/FEC Direct Intel® FPGA PHY IP im SDI-Modus, Design, einen Logik-Generierungsfehler ähnlich dem folgenden.
Fehlerbeispiel:
Fehler(21843): Eingabevariablen:
Fehler(21843): user.bb_f_ux_tx[0] -> du_inst | sdi_mr_du_sys_inst | tx_phy | tx_phy | dphy_hip_inst | persystem[0]. perxcvr[0].fgt.tx_ux.x_bb_f_ux_tx
Fehler(21843): is_used == TRUE
Fehler(21843): location == UX15
Fehler(21843): tx_line_rate_bps == 1188000000
Fehler(21843): tx_pll_bw_sel == TX_PLL_BW_SEL_LOW
Fehler(21843): tx_tuning_hint == TX_TUNING_HINT_SDI
Fehler(21843): user.bb_f_ux_rx[0] -> du_inst | sdi_mr_du_sys_inst | rx_phy | rx_phy | U_base_profile | directphy_f_0 | dphy_hip_inst | persystem[0]. perxcvr[0].fgt.rx_ux.x_bb_f_ux_rx
Fehler(21843): is_used == TRUE
Fehler(21843): location == UX15
Fehler(21843): txrx_channel_operation == TXRX_CHANNEL_OPERATION_DUAL_SIMPLEX
Fügen Sie zur Behebung dieses Problems das folgende Beschränkungsbeispiel für jeden Intel F-Tile Transceiver SDI-Pin hinzu.
Beispiel für Beschränkungen:
set_instance_assignment -name HSSI_PARAMETER "tx_pll_bw_sel=TX_PLL_BW_SEL_MEDIUM" zu
Für eine vollständige Liste aller QSF-HSSI_PARAMETER-Zuweisungen , die für Intel F-Tile SDI-Designs erforderlich sind, können Sie das SDI II Intel FPGA IP Design-Beispiel in der neuesten Version Intel® Quartus® Prime Pro Edition Software erstellen und die QSF-Datei konsultieren.