Artikel-ID: 000093409 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.11.2023

Warum funktioniert die BurstMin-Verbesserungsplanung im F-Tile Interlaken Intel® FPGA IP nicht wie vorgesehen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 und früher funktioniert die BurstMin Enhanc-Zeitplanung für den Paketmodus im F-Tile Interlaken Intel® FPGA IP nicht wie vorgesehen.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition-Software Version 22.4 und früher zu umgehen, können Sie die Burst_min_in auf 4'b0000 setzen. Andernfalls können Sie in den Segment1-Modus wechseln und den Burst manuell verarbeiten, wenn keine BurstMin-Planung erforderlich ist.
    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.