Artikel-ID: 000093378 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.04.2023

Warum ist das RX Timestamp Schnittstellensignal nicht mit dem RX Start of Packet Indikator ausgerichtet, wenn sie den Ethernet-Multirate-Intel® FPGA IP mit aktiviertem PTP auf Port 1 verwenden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 richtet der Ethernet-Multirate-Intel® FPGA IP mit aktiviertem PTP auf Port 1 das RX Timestamp Schnittstellensignal nicht mit dem RX Start of Packet aus. Dieses Problem betrifft die folgenden Konfigurationen der Rekonfigurationsgruppe:

    Client-Schnittstelle: MAC Avalon Streaming-Schnittstelle mit aktiviertem PTP

    PMA-Typ

    Gruppe neu konfigurieren

    Ethernet-Betriebsmodusprofil

    Betroffene Schnittstellensignale

    FGT

    100GE-2 neu konfigurierbar

    10/25GE-1

    Gültige o_p1_ptp_rx_its [95:0] nicht an o_rx_startofpacket[1] ausgerichtet

    FHT

    100GE-2 neu konfigurierbar

    10/25GE-1

    Gültige o_p1_ptp_rx_its [95:0] nicht an o_rx_startofpacket[1] ausgerichtet

    Client-Schnittstelle: MAC segmentiert mit aktiviertem PTP

    PMA-Typ

    Gruppe neu konfigurieren

    Ethernet-Betriebsmodusprofil

    Betroffene Schnittstellensignale

    FGT

    100GE-2 neu konfigurierbar

    10/25GE-1

    Gültige o_p1_ptp_rx_its [95:0] nicht auf SOP ausgerichtet auf o_rx_mac_inframe[2]

    FHT

    200GE-2 neu konfigurierbar

    50GE-1

    Gültige o_p1_ptp_rx_its [95:0] nicht auf SOP ausgerichtet auf o_rx_mac_inframe[5:4]

    Lösung

    Um dieses Problem zu umgehen, sollten Sie die RX-Datenschnittstelle um (5) i_clk_rx Taktzyklen für die 10/25GE-1-Profile oder (2) i_clk_rx Taktzyklen für das 50GE-1-Profil verzögern.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 23.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.