Ja, ein Design mit DEM HPS ersten Boot-Modus wird unterstützt, um über JTAG on Secure Device Manager (SDM)-basierte Intel® Stratix® 10 und Intel Agilex® SoC-Geräte konfiguriert zu werden.
Um eine HPS erste Sof-Datei zu generieren, generieren Sie ein Image, das für einen nicht auf Ihrem Mainboard unterstützten JTAG-Konfigurationsmodus verwendet werden soll, wie ASx4 oder AVST mit dem Tool Programming File Generator in der Intel® Quartus® Prime Software. Stellen Sie sicher, dass die FSBL zur .sof-Eingabedatei hinzugefügt wird.
Eine .sof-Ausgabedatei mit dem Namen _hps_auto.sof wird vom Tool Programming File Generator im ausgewählten Ausgabeverzeichnis erstellt. Diese Datei enthält das FSBL und kann verwendet werden, um die SoC-FPGA über JTAG zu konfigurieren.
Dies wird voraussichtlich in der nächsten Version des Benutzerhandbuchs für Intel Stratix 10 SoC FPGA Boot und Intel Agilex SoC FPGA Boot Benutzerhandbuch aktualisiert.