Warum schlägt die Simulation des F-tile Serial Lite IV Intel® FPGA IP Designs mit Simplex-PMA-Modus fehl?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 kann es vorkommen, dass die Simulation des F-Tile Serial Lite IV Intel® FPGA IP-Designs mit der folgenden Konfiguration fehlschlägt:

• OPN: Intel Agilex® F-Tile Geräte mit OPNs, die mit dem Suffix VR0, VR1 und VR2 enden
• Simulationsmodus: Slowsim
• PMA-Modulationstyp: NRZ
• PMA-Typ: FGT
• PMA-Datenrate: 17,4 Gbit/s
• PMA-Modus: TX/RX
• Anzahl der PMA-Lanes: >=14

Dieses Problem ist darauf zurückzuführen, dass die vom Simulationsmodell erzeugte Taktfrequenz eine hohe Abweichung von der erwarteten Frequenz aufweist, was zu einem FIFO-Leerlauf oder einem FIFO-Überlauf führt.

Um dieses Problem zu umgehen, können Sie die folgenden zwei Methoden anwenden:

1. Ändern Sie die OPN: Intel Agilex® F-Tile-Geräte mit OPNs, die mit den Suffixen VR3 und AA enden.
2. Ändern Sie den Simulationsmodus von Slowsim zu Fastsim.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.