Warum funktioniert das Designbeispiel "Ethernet to CPRI" für die F-tile Dynamic Reconfiguration Suite Intel® FPGA IP in der Simulation nicht, wenn es dynamisch auf das 25GE-1-Profil umkonfiguriert wird?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 22.3 funktioniert die Testbench für das Designbeispiel "Ethernet to CPRI" für die F-tile Dynamic Reconfiguration Suite Intel® FPGA IP bei einer dynamischen Neukonfiguration auf das 25GE-1-Profil nicht richtig. Dieses Problem wirkt sich nicht auf das Designbeispiel aus, wenn es auf Hardware ausgeführt wird.

Führen Sie die folgenden Schritte aus, um dieses Problem in der Simulation zu umgehen:

1. Navigieren Sie zu <Ihrem Beispieldesignverzeichnis>/example_testbench.
2. Öffnen Sie die Datei basic_avl_tb_top.sv in Ihrem bevorzugten Texteditor.
3. Suchen Sie die Aufgabe eth_dr_to_25g und ändern Sie die folgenden Zeilen:

   Von
   Schritt 6: DUT soft CSR programmieren
   $display ("** Info: Programm DUT soft CSR ....");
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'b0, 24'h200}, {26'h0,6'h0});
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'b0, 24'h204}, {{20'b0},{3'b000},{3'b000},{3'b000},{3'b010}});
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'b0, 24'h208}, {28'h0,4'b000});
   

   An
   Schritt 6: DUT soft CSR programmieren
   $display ("** Info: Programm DUT soft CSR ....");
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'h10, 24'h200}, {26'h0,6'h0});
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'h10, 24'h204}, {{20'b0},{3'b000},{3'b000},{3'b000},{3'b010}});
   Wiederholen Sie (10) @(negedge i_reconfig_clk);
   avmm_write({8'h10, 24'h208}, {28'h0,4'b000});

4. Speichern Sie die Datei.
5. Führen Sie die Simulation mit den bereitgestellten Skripten für den ausgewählten Simulator aus.

Dieses Problem wurde ab Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.