Artikel-ID: 000093177 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.12.2022

Warum kann ich mehrere unabhängig aktivierte Open Drain I/O in der gleichen x4 DQ-Gruppe in 3V-I/O-Banken in Intel® Stratix® 10 Geräten implementieren?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In Intel® Stratix® 10 Geräten teilt sich jede x4 DQ-Gruppe in einer 3V-I/O-Bank das gleiche Output Enable (OE), und daher können Sie das OE nicht innerhalb einer x4 DQ-Gruppe aufteilen.
    Wenn Sie jedoch das folgende Konstrukt implementieren und in der gleichen x4 DQ-Gruppe platzieren:

    INOUT_1 < = "0", wenn ENABLE_1 ='0' else 'Z';
    INOUT_2 < = "0", wenn ENABLE_2 ='0' else 'Z';

    Die Intel® Quartus® Prime Pro Edition Software implementiert den I/O als Open Drain und ändert das RTL, indem die OE getrennt und zu DATA IN verschoben wird. Dies führt dazu, dass beide I/O-Puffer mit ihrem OE-Port an GND gebunden sind, sodass sie im gleichen Nistick platziert werden können.
     

    Lösung

    Dies ist ein erwartetes Verhalten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.