Artikel-ID: 000093171 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.11.2023

Warum ist die Zeitstempelgenauigkeit von Intel® Stratix® 10 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel® FPGA IP mit Variante MGBASE-T PHY niedriger als der erwartete Wert?

Umgebung

    Intel® Quartus® Prime Pro Edition
    1G 2,5G 5G 10G Multi-Rate Ethernet PHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 hat Intel® Stratix® 10 Design mit 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel® FPGA IP mit der Variante MGBASE-T einen höher als erwarteten Wert für die Zeitstempelgenauigkeit des Precision Time Protocol (PTP). Ein Genauigkeitsfehler tritt auf, wenn die gewählte Geschwindigkeit 2,5 G oder weniger beträgt.

Lösung

Derzeit gibt es keine Problemumgehung. Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.