Artikel-ID: 000093127 Inhaltstyp: Konnektivität Letzte Überprüfung: 09.08.2023

Warum kann ich in Cyclone® V GX FPGA Gerät keinen nicht verwendeten VREF-Pin als IO-Pin zuweisen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die nicht verwendeten VREF-Pins können in Cyclone® V GX FPGA Gerät nicht als Benutzer-IO zugewiesen werden.

    Bitte beachten Sie Cyclone® V GX FPGA Pinanschlussrichtlinie Seite 7: "Wenn die VREF-Pins nicht verwendet werden, sollten Sie sie entweder mit dem VCCIO in der Bank, in der sich der Pin befindet, oder mit GND verbinden."

    Lösung

    Bitte ignorieren Sie die Informationen im Cyclone® V Gerätehandbuch: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf (P17)
    in denen " Nicht verwendete VREF-Pins (Voltage Reference), die als Benutzer-I/Os konfiguriert werden können" erwähnt werden.

    Stattdessen können Sie unter diesem Link auf das aktualisierte Handbuch verweisen: https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Cyclone® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.