Die nicht verwendeten VREF-Pins können in Cyclone® V GX FPGA Gerät nicht als Benutzer-IO zugewiesen werden.
Bitte beachten Sie Cyclone® V GX FPGA Pinanschlussrichtlinie Seite 7: "Wenn die VREF-Pins nicht verwendet werden, sollten Sie sie entweder mit dem VCCIO in der Bank, in der sich der Pin befindet, oder mit GND verbinden."
Bitte ignorieren Sie die Informationen im Cyclone® V Gerätehandbuch: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf (P17)
in denen " Nicht verwendete VREF-Pins (Voltage Reference), die als Benutzer-I/Os konfiguriert werden können" erwähnt werden.
Stattdessen können Sie unter diesem Link auf das aktualisierte Handbuch verweisen: https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html