Artikel-ID: 000093105 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.06.2023

Warum funktioniert SDI II Intel® FPGA IP Designbeispiel mit mehreren oder drei Raten nicht mit dem Intel Agilex® 7 Gerät, wenn die Intel® Quartus® Prime Pro Edition Software Version 22.3 verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software Version 22.3 auf der Windows* Plattform kann das SDI II Intel® FPGA IP Multi-Rate- oder Dreifach-Designbeispiel mit dem Intel Agilex® 7 Gerät aufgrund eines Problems mit der F-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP nicht generiert werden. Die folgende Fehlermeldung wird angezeigt:

    Fehler: Fehler beim Starten des Prozesses ([sh, -c, (cd .. /.. /directphy_f/Source/&&ls *)]):

    Programm "sh" kann nicht ausgeführt werden (im Verzeichnis "C:\intelFPGA_pro\22.3\ip\altera\alt_xcvr\altera_xcvr_native_phy\directphy_f_sr_wrapper\tcl"): CreateProcess error=2, Das System kann die angegebene Datei nicht finden

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 auf Windows* und Linux-Plattformen wird auf der Empfängerseite keine SDI II-Videoausgabe angezeigt, wenn auf den Intel® Agilex™ F-tile-Geräten Intel® FPGA IP Multi-Rate- oder Dreifachdesigns verwendet werden. Dieses Problem wirkt sich auf alle SDI II Intel® FPGA IP Designbeispiele aus, die eine dynamische Neukonfiguration unterstützen.

    Lösung

    Für die Intel® Quartus® Prime Pro Edition Software Version 22.3 steht ein Patch zur Verfügung, um beide Probleme zu beheben.

    Laden Sie Patch 0.19 über den entsprechenden Link unten herunter und installieren Sie es.:

    Laden Sie Patch 0.09 über den entsprechenden Link unten herunter und installieren Sie es.:

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.