Warum gibt es Timing-Verstöße innerhalb der Triple-Speed Ethernet Intel® FPGA IP, die auf der F-Tile von Intel Agilex® 7 FPGA Geräten implementiert ist?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 22.3 und früher, können Timing-Verstöße auf den folgenden Pfaden innerhalb der Triple-Speed Ethernet Intel® FPGA IP auf der F-Tile von Intel Agilex® 7 FPGA Geräten implementiert werden:

Vom Knoten: i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|enc20|enc0|eout_dat[0]
Zum Knoten: phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_tx_chnl_23~pld_tx_clk1_dcm.reg

Vom Knoten: phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_rx_chnl_23~pld_rx_clk1_dcm.reg
Zum Knoten : i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|rx_datain_reg_sc[5]

Es ist ein Patch verfügbar, um dieses Problem für die Intel® Quartus® Prime Pro Edition Software Version 22.3 zu beheben. Laden Sie Patch 0.25 über die folgenden Links herunter und installieren Sie ihn:

• Intel® Quartus® Prime Pro Edition Software v22.3 Patch 0.25 für Windows (.exe)
• Intel® Quartus® Prime Pro Edition Software v22.3 Patch 0.25 für Linux (.run)
• Readme-Datei für Intel® Quartus® Prime Pro Edition Software v22.3 Patch 0.25 (.txt)

Dieses Problem wurde ab Version 22.4 der Intel® Quartus® Prime Pro Edition Software behoben.