Artikel-ID: 000093030 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.11.2022

Warum weist meine Inter-Protocol F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP Design Timing-Verletzungen zwischen IP-Takt-Domains auf, die sich in gegenseitig exklusiven Rekonfigurationsgruppen befinden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 wird die F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP Designs Timing-Verletzungen zwischen den IP-Kernen (Intellectual Property) aufweisen, die sich in gegenseitig exklusiven Rekonfigurationsgruppen befinden.

    Lösung

    Um dieses Problem zu umgehen, erstellen Sie Einschränkungen für die Clock-Gruppe, um die Pfade zwischen den gegenseitig exklusiven Takt-Domains zu durchtrennen.
    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.