Beschreibung
Die DFI-konforme benutzerdefinierte DDR4-Controller-IP hat nicht die gleichen I/O-Pins wie Intel® FPGA DDR4 Controller-IP. Befolgen Sie bitte die Lösung zur Implementierung der DDR4 EMIF-Schnittstelle mit der DFI-konformen custom DDR4 Controller IP und Intel® FPGA DDR4 PHY-Only IP.
Lösung
Die RAS/CAS/WE-Signale werden mit Adresssignalen A[16:14] gemultiplext, wobei das ACT-Signal pro DDR4-Protokoll verwendet wird. Der AFI-Bus bietet rohen Zugriff auf diese Pins.
Der Kunde muss eine kleine Adaptationslogik verwenden: Ordnen Sie die AFI-Signale ab, die A[16:14] dem DFI_ADDRESS Signalen für A[16:14] entsprechen, wenn ACT_N niedrig ist und zu RAS/CAS/WE, wenn ACT_N hoch ist.