Artikel-ID: 000092968 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.05.2023

Warum stimmt die Bar-Größe im lspci-Log nicht mit der konfigurierten Größe im IP-Parameter überein, wenn Intel® Stratix® 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) Hard IP for PCI Express* verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früher können Sie sehen, dass die Riegelgröße in lspci log nicht mit der konfigurierten Größe im IP-Parameter übereinstimmt, wenn Intel® Stratix® 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) Hard IP for PCI Express* verwendet wird.

    Lösung

    Dieses Problem wird ab Intel® Quartus® Prime Pro Edition Software Version 22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.