Artikel-ID: 000092967 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 07.05.2025

Fehler: (vopt-3373) Bereich von part-select [3:4] in 'data_out' [3:0] ist umgekehrt

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 22.3 und früher wird möglicherweise die folgende Fehlermeldung während der PHY Lite for Parallel Interfaces IP Beispiel-Designsimulation mit einer auf 4 eingestellten Pinbreite angezeigt.

    Fehler:.. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-3373) Der Bereich von part-select [3:4] in 'data_out' [3:0] ist umgekehrt.

    # ** Fehler (unterdrückbar): .. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-2957) LSB 4 der Teilauswahl in 'data_out' ist außerhalb der Grenzen.

    Lösung

    Derzeit gibt es keine Problemumgehung für dieses Problem. Stiftbreiten von 4 oder weniger zeigen dieses Problem, aber Stiftbreiten von 5 funktionieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.