Warum wird eine Fehlermeldung angezeigt, wenn das F-Tile Ethernet Intel® FPGA Hard IP Multi-Instance IP Core Beispieldesign mit der SyncE-Funktion aktiviert ist?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 wird möglicherweise eine Fehlermeldung auf der Registerkarte "Systemmeldungen " des IP-Katalogs angezeigt, wenn die beiden folgenden Bedingungen erfüllt sind:

• Die Option "Dedizierten CDR-Taktausgang aktivieren" im Register "IP" ist aktiviert, um die SyncE-Funktion zu aktivieren.
• Das Menü "Multi Instance of IP Core" ist auf der Registerkarte "Example Design" ausgewählt

Um dieses Problem zu umgehen, können Sie separate " Single Instances of IP Core" generieren, die mit der SyncE-Funktion aktiviert ist, und sie manuell für mehrere Instanzen zusammenfügen.

Sie können sich beispielsweise auf das im F-Tile Ethernet Intel® FPGA Hard IP Benutzerhandbuch beschriebene Diagramm "Taktverbindung des Sync-E-Takts über den CDR-Taktausgang" beziehen.

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.