Artikel-ID: 000092792 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 23.04.2024

Warum zeigt die F-Tile-Architektur und PMA und FEC Direct PHY IP keinen Fehler an, wenn die Konfiguration mit einer PMA-Breite von 16b und aktivierter TX- und RX-Doppelbreite angezeigt wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers in der F-Tile-Architektur und PMA und FEC Direct PHY IP wird bei der Konfiguration mit einer PMA-Breite von 16b und aktivierter TX- und RX-Doppelbreite möglicherweise keine Fehlermeldung für die falsch ausgewählte Konfiguration in der Quartus® Prime Software Version 22.1 angezeigt.

    Der IP-Assistent beschwert sich nicht und ermöglicht es Ihnen, die IP-Dateien zu generieren.

    Während der SLG-Kompilierungsphase werden die folgenden Fehler angezeigt.

    Fehler (21843): Konflikt 0

    ----------------------------------------------------------------

    Fehler(21843): Regel: gdr_wrapper::topology_mapping_mux_rule @

    Fehler(21843): as.sw_topology != UX16E400GPTP_XX_DISABLED_XX_DISABLED ||

    GDR.Z1577a.Topologie == UX16E400GPTP_XX_DISABLED_XX_DISABLED

    Fehler (21843): Regel:

    gdr_virtual_channel::topo_and_stream_down_to_maib_adapter_tx_and_rx_fifo_mode_and_width_rules

    @ gdr Fehler(21843): gdr.z1577a.topology !=

    UX16E400GPTP_XX_DISABLED_XX_DISABLED ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_de == FALSCH ||

    gdr.z1577a.u_e400g_top.e400g_stream15_sys_clk_src !=

    E400G_STREAM15_SYS_CLK_SRC_XCVR ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_aib_if_fifo_mode !=

    E400G_STREAM15_TX_AIB_IF_FIFO_MODE_REGISTER ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_excvr_if_fifo_mode !=

    E400G_STREAM15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_primary_use !=

    E400G_STREAM15_TX_PRIMARY_USE_DIRECT_BUNDLE ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width innen

    {E400G_STREAM15_TX_XCVR_WIDTH_10,E400G_STREAM15_TX_XCVR_WIDTH_20,E400G_STREAM15_TX_XCVR_WIDTH_32}

    Fehler(21843): Regel: gdra_gdr_e400g_top::e400g_stream15_sys_clk_src_rule

    @ gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_sys_clk_src ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_rx[0].rx_ehip.x_bb_f_ehip_rx.sys_clk_src)

    != E400G_25G_15_SYS_CLK_SRC_XCVR ||

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_de ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSCH || gdr.z1577a.u_e400g_top.e400g_stream15_sys_clk_src==

    E400G_STREAM15_SYS_CLK_SRC_XCVR Fehler(21843): Regel:

    gdra_gdr_e400g_top::e400g_stream15_tx_aib_if_fifo_mode_rule @

    gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_de ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSCH || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_aib_if_fifo_mode ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_aib_if_fifo_mode)

    != E400G_25G_15_TX_AIB_IF_FIFO_MODE_REGISTER ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_aib_if_fifo_mode ==

    E400G_STREAM15_TX_AIB_IF_FIFO_MODE_REGISTER Fehler (21843): Regel:

    gdra_gdr_e400g_top::e400g_stream15_tx_enable_rule @

    gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_primary_use ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_primary_use)

    == E400G_25G_15_TX_PRIMARY_USE_DISABLED ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_de == TRUE Error(21843): Regel:

    gdra_gdr_e400g_top::e400g_stream15_tx_excvr_if_fifo_mode_rule @

    gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_de ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSCH || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_excvr_if_fifo_mode

    ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_excvr_if_fifo_mode)

    != E400G_25G_15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_excvr_if_fifo_mode ==

    E400G_STREAM15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP Fehler (21843): Regel:

    gdra_gdr_e400g_top::e400g_stream15_tx_primary_use_rule @

    gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_de ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSCH || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_primary_use ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_primary_use)

    != E400G_25G_15_TX_PRIMARY_USE_DIRECT_BUNDLE ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_primary_use ==

    E400G_STREAM15_TX_PRIMARY_USE_DIRECT_BUNDLE Fehler(21843): Regel:

    gdra_gdr_e400g_top::e400g_stream15_tx_xcvr_width_rule @

    gdr.z1577a.u_e400g_top Fehler (21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_de ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSCH || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_xcvr_width ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_xcvr_width)

    != E400G_25G_15_TX_XCVR_WIDTH_16 ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width ==

    E400G_STREAM15_TX_XCVR_WIDTH_16 Error(21843): Eingabevariablen:

    Fehler(21843): as.sw_topology == UX16E400GPTP_XX_DISABLED_XX_DISABLED

    Fehler(21843): user.bb_f_ehip_tx[0] ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx

    Fehler(21843): is_used == TRUE-Fehler(21843): Standort == E400G_25G_15

    Fehler(21843): sys_clk_src== SYS_CLK_SRC_XCVR-Fehler(21843):

    tx_aib_if_fifo_mode == TX_AIB_IF_FIFO_MODE_REGISTER Fehler(21843): tx_en

    == TRUE Error(21843): tx_excvr_if_fifo_mode ==

    TX_EXCVR_IF_FIFO_MODE_PHASECOMP-Fehler (21843): tx_primary_use ==

    TX_PRIMARY_USE_DIRECT_BUNDLE-Fehler (21843): tx_xcvr_width ==

    TX_XCVR_WIDTH_16

    Das Problem ist gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width

    innerhalb

    {E400G_STREAM15_TX_XCVR_WIDTH_10,E400G_STREAM15_TX_XCVR_WIDTH_20,E400G_STREAM15_TX_XCVR_WIDTH_32}

    tx_xcvr_width == TX_XCVR_WIDTH_16 scheint nicht erlaubt zu sein.

    Lösung

    Um dieses Problem zu umgehen, stellen Sie sicher, dass nur unterstützte Modi generiert werden, wie im Abschnitt PMA unterstützte Modi des F-Tile Architecture and PMA and FEC Direct PHY IP Benutzerhandbuchs dokumentiert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.