Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 und früher kann dieser interne Fehler beim Kompilieren der LVDS SERDES-Intel® FPGA IP mit aktivierter Option "Externe PLL verwenden" auftreten. Der Fehler tritt auf, wenn eine andere IOPLL-Intel® FPGA IP auf die externe PLL kaskadiert wird.
Die externe PLL kann nicht von einer anderen PLL kaskadiert werden, da der Jitter zu hoch ist.
Lösung
Um diesen Fehler zu vermeiden, stellen Sie sicher, dass die externe PLL von LVDS SERDES Intel® FPGA IP nicht von einer anderen PLL kaskadiert wird.
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben und es wird eine Fehlermeldung generiert.