Artikel-ID: 000092775 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 18.06.2024

Warum sehe ich mehrere Warnungen "Warnung: NUMERIC_STD." =": Metawert erkannt, gibt FALSE zurück" bei der Simulation des FIR II FPGA IP Core?

Umgebung

    Intel® Quartus® Prime Design Software
    FIR II Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Warnungen treten während der Simulation aufgrund eines nicht initialisierten Datenzählersignals auf, das einen Zustandsautomaten in der von FIR II FPGA IP Core generierten Datei antreibt: auk_dspip_avalon_streaming_source_hpfir.vhd.

Lösung

Es ist nicht zu erwarten, dass diese Warnungen funktionale Probleme verursachen, da der Zustandsautomat während des Zurücksetzens in einen bekannten Zustand versetzt wird.

Diese Warnung kann von Benutzern ignoriert werden.

Dieses Problem soll nicht in einer zukünftigen Version der Quartus® Prime-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 10 Produkte

Cyclone® V FPGAs und SoC FPGAs
Intel® Cyclone® 10 FPGAs
Intel® MAX® 10 FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs
Stratix® IV FPGAs
Stratix® V FPGAs
Arria® II FPGAs
Arria® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Cyclone® IV FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.