Artikel-ID: 000092734 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 25.08.2023

Warum tritt ein Kompilierungsfehler auf, wenn dem F-Tile FGT-Kanal Intel Agilex® 7 FPGA Zuweisungen der TX-Entzerrung hinzugefügt werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition-Softwareversion 22.2 oder 22.3 kann es bei der Logikgenerierung zu einem Kompilierungsfehler mit einigen gültigen Zuweisungen von TX-Entzerrungskombinationen auf dem F-Tile FGT-Kanal kommen.

    Fehlerbeispiel:

    Fehler (21842): Unterstützungslogik kann nicht generiert werden, da IP-Komponenten, die im Design verwendet werden, widersprüchliche Einstellungen aufweisen

    Fehler(21843): Konflikt 0 ----------------------------------------------------------------

    Fehler(21843): Regel: gdra_ip758fluxtop::ux3_txeq_main_tap_relationship_rule @ gdr.z1577a.u_ux_quad_2.flux_top

    Fehler(21843): {(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_main_tap -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_main_tap)+(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_post_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_post_tap_ 1)+(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_pre_tap_1)+gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_2<=32'd47} || gdr.z1577a.u_ux_quad_2.flux_top.ux3_powerdown_mode == WAHR

    Fehler(21843): Regel: gdra_ip758fluxtop::ux3_txeq_pre_tap_1_range_rule @ gdr.z1577a.u_ux_quad_2.flux_top

    Fehler(21843): gdr.z1577a.u_ux_quad_2.flux_top.ux3_powerdown_mode == FALSCH || (gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_pre_tap_1) == 0

    Fehler(21843): Eingabevariablen:

    Fehler(21843): user.bb_f_ux_tx[0] -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx

    Fehler(21843): is_used == TRUE

    Fehler(21843): location == UX11

    Fehler(21843): txeq_main_tap == 40

    Fehler(21843): txeq_post_tap_1 == 13

    Fehler(21843): txeq_pre_tap_1 == 1

    Fehler: Das Design kann nicht auf verfügbare F-Tiles programmiert werden, da die angegebenen Standortbeschränkungen widersprüchlich sind oder weil das Design im Vergleich zu dem, was auf dem aktuellen Gerät verfügbar ist, mehr Ressourcen benötigt

    Fehler: Quartus Prime Logic Generation Tool war nicht erfolgreich. 14 Fehler, 0 Warnungen

    Fehler: Virtueller Spitzenspeicher: 12882 Megabyte

    Fehler: Verarbeitung beendet: Fri Sep 30 11:22:52 2022

    Fehler: Verstrichene Zeit: 00:01:49

    Fehler: Systemprozess-ID: 25039

    Lösung

    Führen Sie die folgenden Schritte aus, um dieses Problem in der Intel® Quartus® Prime Pro Edition-Software Version 22.2 oder 22.3 zu umgehen:

    1. Überprüfen Sie die Einstellung für dieT X-Entzerrung im F-Tile TX Equalizer Tool

    2. Schreiben Sie den Entzerrungswert in den Lane-Register-Offset-0x47830


    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.