Artikel-ID: 000092725 Inhaltstyp: Errata Letzte Überprüfung: 15.08.2023

Warum funktioniert das F-Tile PMA/FEC Direct PHY Intel® FPGA IP-Design, das entweder im SATA- oder USB-Modus konfiguriert ist, nicht entsprechend oder funktioniert nicht?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 funktioniert das F-Tile PMA/FEC Direct PHY Intel® FPGA IP Design, das entweder im SATA- oder USB-Modus konfiguriert ist, nicht wie vorgesehen.

Die PMA-Funktion für den elektrischen Leerlauf des Senders, die Squelch-Erkennungsfunktion und die Signalerkennungsfunktion, die auf diese beiden Protokollmodi abzielen, funktionieren nicht wie vorgesehen. Testergebnisse, die diese beiden Protokollmodi mit den genannten Funktionen verwenden, funktionieren nicht entsprechend und können nicht garantiert werden.

Dies liegt daran, dass softwarebezogene Funktionen und regelbasierte Konfigurationen in der Intel Quartus® Prime Pro Edition Software Version 22.3 nicht korrekt implementiert wurden.

Lösung

Es gibt keine Problemumgehung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.