Artikel-ID: 000092684 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 22.11.2023

Wie lautet die Gleichung zur Schätzung der Konfigurationszeit bei Verwendung des Normal- oder Page-Modus und einer Flash-Datenbreite von 32 im Parallel Flash Loader (PFL)-Intel® FPGA IP?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Paralleler Flash-Lader Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Verwenden Sie die folgenden Gleichungen, wenn Sie den Normalmodus oder den Page-Modus und eine Flash-Datenbreite von 32 im Parallel Flash Loader-Intel® FPGA IP verwenden.

Lösung

cflash=caccess/4

Die anderen Gleichungen sind die gleichen wie die Gleichungen für die Flash-Datenbreite von 16, die in Tabelle 19 dargestellt sind. FPP- und PS-Modus-Gleichungen für den parallelen Flash-Loader (PFL) des Parallel Flash Loader Intel® FPGA IP Benutzerhandbuch.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Arria®
Intel® Cyclone®
Intel® MAX®
Intel® Stratix®

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.