Beschreibung
Beim Lesen eines Wertes aus dem IO-Spalten-Pin-Verzögerungsregister der externen Speicherschnittstellen Intel® Arria® 10 FPGA IP über On-Chip-Debug-Port erhalten Sie möglicherweise in einigen hundert Lesegängen einmal einen anderen Wert.
Lösung
Die Daten zeigen, dass bei bis zu 2 % der Leseeingaben in der gesamten Umgebungsspanne falsche Werte auftreten können.
Die Problemumgehung besteht darin, das Register N-mal zu lesen und nur auf den Wert zu vertrauen, wenn alle N-Samples übereinstimmen. Wenn es ein Missverhältnis gibt, sollten Sie eine weitere Leserunde wiederholen. Der Wert von N sollte der angenommenen Zuverlässigkeit des Lesevermerks entsprechend sein.