Artikel-ID: 000092558 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.08.2023

Warum funktioniert das Design-Beispiel für die F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP nicht auf Hardware mit aktiviertem internem seriellem Loopback?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 funktioniert das Design-Beispiel für die F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP nicht korrekt auf Hardware mit aktiviertem internen seriellen Loopback.

    Dieses Problem betrifft alle FGT-Varianten des Designbeispiels, unabhängig von der Art des geistigen Eigentums (IP).

    Lösung

    Um dieses Problem in der Hardware zu umgehen, führen Sie zunächst die folgenden Schritte aus, um zu bestätigen, dass das Design-Beispiel im internen seriellen Loopback-Modus ausgeführt wird:

    1.) Navigieren Sie zu <example design directory>/hardware_test_design/hwtest/src.

    2.) Öffnen Sie die Datei parameter.tcl und stellen Sie sicher, dass der Parameter "loopback mode" wie unten gezeigt auf 1 gesetzt ist:

    Set loopback_mode 1

    3.) Wenn der Parameter nicht auf 1 gesetzt ist, läuft das Designbeispiel im externen Loopback-Modus und diese Lösung trifft nicht zu. Wenn der Parameter auf 1 gesetzt ist, dann gehen Sie wie unten gezeigt vor:

    4.) Navigieren Sie zu <example design directory>/hardware_test_design/hwtest/tests

    5.) Öffnen Sie für die Ethernet-Varianten die ftile_eth_dr_test.tcl-Datei.
    Öffnen Sie für die CPRI-Varianten die Datei ftile_cpri_dr_test.tcl.
    Öffnen Sie für die Direct Phy-Varianten die Datei ftile_dphy_dr_test.tcl.
    Unabhängig von der Variante bleibt der Workaround derselbe.

    6.) Suchen und ändern Sie die folgenden Zeilen:

    Von
    Wenn {$loopback_mode == 1} {
    set_ilb $NUM_KANÄLE 1
    } else {
    #set_ilb $NUM_KANÄLE 0
    }


    An
    Wenn {$loopback_mode == 1} {
    set_ilb $NUM_KANÄLE 0
    }

    7.) Speichern Sie die Datei.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe
    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.