Artikel-ID: 000092512 Inhaltstyp: Errata Letzte Überprüfung: 04.09.2023

Warum schlägt meine F-Tile Ethernet Intel® FPGA Hard IP Design Beispielsimulation mit dem Questa*-Intel® FPGA Edition Simulator fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Intel® FPGA Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2, 22.3 und 22.4 kann es vorkommen, dass die F-Tile Ethernet Intel® FPGA Hard IP Designbeispielsimulation bei der Reset-Reihenfolge mit dem Questa*-Intel® FPGA Edition-Simulator hängen bleibt.

    Lösung

    Es gibt keine Problemumgehung. Sie können andere Simulatoren verwenden, um die Simulation auszuführen. Zum Beispiel ModelSim* SE oder QuestaSim*.

    Dieses Problem wurde in Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.