Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 22.2 kann das Skript "ptp_fw.tcl" in den Designbeispielen für PTP-Varianten des F-tile Ethernet-Intel® FPGA Hard IP falsche Tx- oder Rx-tam_delta Werte liefern. Dieses Problem tritt nur auf, wenn die Skripte unter dem Windows-Betriebssystem ausgeführt werden, wenn der tam_delta Wert mehr als 32 Bit belegt.
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
1). Öffnen Sie das PTP-Firmware-Skript, das sich im Ordner <generated example design>/hardware_test_design/hwtest/altera/ptp/ptp_fw.tcl befindet.
2). Suchen und ersetzen Sie die folgenden Codezeilen:
a). Von Set bslip_p_dlpulse [Format 0x%X ...
So legen Sie bslip_p_dlpulse [format 0x%lX ...
b). Aus Satz tx_tam_delta [format 0x%X [expr $tx_tam_n - $tx_tam_0]]
So legen Sie tx_tam_delta [format 0x%lX [expr $tx_tam_n - $tx_tam_0]] fest:
c). Aus Satz tx_tam_delta [format 0x%X [expr $rx_tam_n + $billion_ns_fns - $tx_tam_0]]
So setzen Sie tx_tam_delta [format 0x%lX [expr $tx_tam_n + $billion_ns_fns - $tx_tam_0]]
d). Aus Satz rx_tam_delta [format 0x%X [expr $rx_tam_n - $rx_tam_0]]
So setzen Sie rx_tam_delta [format 0x%lX [expr $rx_tam_n - $rx_tam_0]]
e). Aus Satz rx_tam_delta [format 0x%X [expr $rx_tam_n + $billion_ns_fns - $rx_tam_0]]
So legen Sie rx_tam_delta [format 0x%lX [expr $rx_tam_n + $billion_nsfns - $rx_tam_0]] fest:
f). Aus dem Satz rx_spulse_offset_0 [Format 0x%X ...
So legen Sie rx_spulse_offset_0 [format 0x%lX ...
g). Von Set rx_spulse_offset_1 [Format 0x%X ...
So legen Sie rx_spulse_offset_1 [format 0x%lX ...
3). Speichern Sie die Datei.
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.