Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 ist die Reset-Logik für das Multi-Instanz-Designbeispiel für das F-tile Ethernet Intel® FPGA Hard IP nicht richtig implementiert. Dies führt zu zeitweiligen Verbindungsausfällen beim ersten Aufrufen des Entwurfsbeispiels. Dieses Problem besteht für alle Multi-Instanz-Designbeispiele, unabhängig von der IP-Variante.
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
- Navigieren Sie zum Verzeichnis <Designbeispielname>/hardware_test_design/ .
- Öffnen Sie die eth_f_hw.v-Datei. Dies ist die oberste Ebene des Designbeispiels.
- Ändern Sie die folgende Zeile:
VON:
zuweisen rst_n[i] = arst;
AN:
zuweisen rst_n[i] = source_rst_n;
- Kompilieren Sie das Designbeispiel.
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.