Artikel-ID: 000092446 Inhaltstyp: Errata Letzte Überprüfung: 25.08.2023

Warum tritt ein Unterlauffehler auf der Senderbahn für die F-Tile Interlaken Intel® FPGA IP mit einer Einzelsegmentausführung auf?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition-Softwareversion 22.3 und früher kann es vorkommen, dass itx_underflow in einem F-Tile Interlaken Intel® FPGA IP Einzelsegmentdesign geltend gemacht wird. Dies führt dazu, dass der physische Datenträgeranschluss (PMA) die Sperre verliert.

Lösung

Wenn der Fehler auftritt, müssen Sie sowohl den F-Tile Interlaken Intel® FPGA IP als auch den Transceiver zurücksetzen, um die Verbindung wiederherzustellen.

Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 22.4 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.