Artikel-ID: 000092408 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.02.2023

Warum kann Intel Agilex® 7 SoC FPGA nicht auf DDR-Speicherplatz zugreifen, wenn HPS EMIF mit Half Rate Converter (HRC) On und Quarter Rate aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition

    • u-boot-socfpga

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit u-boot-spl (u-boot-socfpga-v2022.01) für Intel Agilex® 7 SoC-FPGA können Sie möglicherweise nicht auf allen HPS-DDR-Bereich zugreifen, wenn HPS EMIF mit Half Rate Converter (HRC) On und Quarter Rate aktiviert ist.  Wenn es sich beispielsweise bei HPS EMIF um eine 2-GB-Konfiguration handelt, kann HPS nur auf die erste Hälfte von 2 GB zugreifen, und die zweite Hälfte von 2 GB ist nur ein Alias für die erste Hälfte.

     

    Lösung

    Um dieses Problem zu umgehen, müssen Sie den Quellcode in u-boot-socfpga/drivers/ddr/altera/sdram_agilex.c(81) ändern von

       update_value |= (hmc_readl (Plattf., STRGCFG3) &0x4);

    An

    update_value | = 0x4;

     

     

    Weitere Informationen

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der U-Boot-spl behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.