Artikel-ID: 000092330 Inhaltstyp: Konnektivität Letzte Überprüfung: 30.11.2022

Wie verbinde ich den Intel® Arria® 10 HPSE mit der GMII-Schnittstelle mit einer externen PHY mit FPGA I/O-Pins?

Umgebung

    Intel® Quartus® Prime Pro Edition
    3-Speed-Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Design, bei dem das HPS pin-beschränkt ist, können die ECONTROLLER-Signale über die FPGA Fabric-Standard als GMII-Schnittstelle geleitet und über die Soft-Adapter-Logik an den SGMII-Modus angepasst werden.

Lösung

Die Intel® HPS GMII zu TSE 1000BASE-X/SGMII PCS Bridge ist ein softer IP-Kern in FPGA Fabric, der Logik bietet, um die ECONFIG GMII/MII von HPS mit dem Altera 1000BASE-X/SGMII PCS-Kern für die SGMII-Schnittstellen-Realisierung zu verbinden.

Darüber hinaus bietet Intel® ein Referenzdesign für diese Anwendung an; Lesen Sie bitte das Benutzerhandbuch für das Referenzdesign A10 SGMII und laden Sie das Referenzdesign-Projekt unter dem folgenden Link herunter: https://releases.rocketboards.org/

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 GT SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.