Artikel-ID: 000092301 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 23.11.2024

Warum meldet das O-RAN FPGA IP-Designbeispiel einen Rx Frame Error 0x00000001, wenn es auf Hardware ausgeführt wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Schnittstellen
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn das O-RAN FPGA IP-Designbeispiel für 25G Ethernet Hard IP auf Hardware ausgeführt wird, werden Fehler im Systemkonsolenfenster angezeigt:

Rx Frame Fehler 0x00000001

Dieses Problem tritt auf, wenn das Skript oran_agilex.tcl fehlerfrei bezogen wird, der Befehl chkphy_status ausgegeben wird, die Taktfrequenzen korrekt eingestellt sind und die RX-Frequenz wie erwartet gesperrt ist. Es wird jedoch ein Frame-Fehler angezeigt.

Lösung

Um dieses Problem zu umgehen, generieren Sie die Ethernet-IP mit der RS-FEC (528,514) anstelle von Firecode, kompilieren Sie das Design neu, programmieren Sie das FPGA mit einer neu generierten Datei und befolgen Sie die im Benutzerhandbuch beschriebenen Schritte. RX-Frame-Fehler sollten bei diesen Änderungen nicht auftreten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.