Artikel-ID: 000092301 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 18.11.2022

Warum meldet das O-RAN Intel® FPGA IP-Designbeispiel Rx Frame Error 0x00000001 bei der Ausführung auf Hardware?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Beim Ausführen des O-RAN-Intel® FPGA IP-Designbeispiels für 25G Ethernet Hard IP auf Hardware werden im Systemkonsolenfenster Fehler angezeigt:

    Rx Frame-Fehler 0x00000001

    Dieses Problem tritt auf, wenn das oran_agilex.tcl-Skript fehlerfrei stammt, der chkphy_status Befehl ausgegeben wird, die Taktfrequenzen korrekt eingestellt sind und die RX-Frequenz wie erwartet gesperrt wird. Es wird jedoch ein Frame-Fehler angezeigt.

    Lösung

    Um dieses Problem zu umgehen, generieren Sie die Ethernet-IP mit dem RS-FEC (528.514) anstelle von Firecode, kompilieren Sie das Design neu, programmieren Sie die FPGA mit einer neu generierten Datei und befolgen Sie die Schritte wie im Benutzerhandbuch erwähnt. Bei diesen Änderungen sollte kein RX-Frame-Fehler angezeigt werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.