Artikel-ID: 000092287 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 29.01.2024

Warum schlägt der F-Tile JESD204B Intel FPGA IP auf der Empfängerseite fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher kann die FGT Rx Anpassung nicht im internen und externen Loopback-Test stattfinden, was zu einem Testfehler auf der RX-Schnittstelle führt.

    Dieses Problem wird durch eine falsche interne Einstellung im F-Tile JESD204B Intel® FPGA IP verursacht.

    Lösung

    Dieses Problem wurde ab Version 23.2 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.