Artikel-ID: 000092243 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 08.02.2023

Fehler(19433): Die Übertragung zwischen Peripherie und DSP oder RAM (Signalname) über die Logikzellen (Signalnamen) macht die Zeitübertragung unmöglich

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Fehlermeldung wird möglicherweise beim Kompilieren des Designs, das externe Speicherschnittstellen Intel® Stratix® 10 FPGA IP verbindet, direkt über die Intel® Quartus® Prime Pro Edition Software angezeigt.

Lösung

Sie können diesen Fehler vermeiden, indem Sie eine oder mehrere Pipeline-Stadien zwischen den externen Speicherschnittstellen Intel® Stratix® 10 FPGA IP und dem Block-RAM hinzufügen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.