Artikel-ID: 000092175 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.08.2023

Wie viele Lanes werden von Interlaken (2nd Generation) Intel FPGA IP unterstützt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2. Generation) Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früher, sind die Kommentare "Unterstützt 4-, 6-, 8-, 10-, 12- und 24- Konfigurationen." für den Parameter "Anzahl der Lanes" nicht korrekt. Die maximale Anzahl der Lanes sollte 12 betragen.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software 22.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.