Artikel-ID: 000092113 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.02.2023

Fehler (16184): Port "devclrn" gibt es nicht in primitiven "dffeas" von Instanzdesigns "gen_dff[0].dd" auf Intel Agilex® 7 FPGA Designs.

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 wird dieser Fehler möglicherweise während der Kompilierung mit aktiviertem Design Netlist Infrastructure (DNI) Fluss angezeigt. Dieser Fehler kann auf Intel Agilex® 7 FPGA Geräten, die den HDMI-Intel® FPGA IP verwenden, angezeigt werden.

Lösung

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

  1. Laden Sie die Datei "verz. dd.zip" herunter.
  2. Entpacken Sie die Datei, um die bitec_dd.v-Datei zu erhalten, und legen Sie sie in das Projektverzeichnis.
  3. Fügen Sie die folgende Zuweisung zum Ende der QSF hinzu:
    set_global_assignment -name VERILOG_FILE bitec_dd.v -library altera_hdmi_1970

Dieses Problem wurde ab Version 22.3 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.