Artikel-ID: 000092082 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.06.2023

Warum meldet Timing Analyzer Negative-Edge-Takte als Positive-Edge-Takte?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früher können Sie sehen, dass Negative-Edge-Takte vom Timing Analyzer für Register in IO-Zellen als positive Edge-Takte gemeldet werden. Dieses Problem betrifft nur Designs, die auf Intel Agilex® Geräte abzielen.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie die Registrierungsverpackung bei jeder FF, die einen invertierten Takt in einer IO Cell hat. Zum Beispiel:

    set_instance_assignment -name FAST_INPUT_REGISTER -to <to> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER -to <to> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_REGISTER -to <to> -entity <entity name> OFF

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.