Artikel-ID: 000091822 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.08.2023

Interner Fehler: Subsystem: U2B2_CDB, Datei: /quartus/db/u2b2/u2b2_nd_io48tile_config_creator_module.cpp, Zeile: 12265

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 oder früher kann dieser interne Fehler beim Kompilieren eines Designs für die Intel® Stratix® 10 Gerätereihe auftreten.

    Der Fehler tritt bei Designs auf, die eine IOPLL-Intel® FPGA IP enthalten, bei denen dem Refclk der LVDS-I/O-Standard und den extclk_out-Ports der differenzielle 1,2-V-SSTL-I/O-Standard zugewiesen ist.

    Lösung

    Um diesen Fehler zu vermeiden, ändern Sie den E/A-Standard der extclk_out-Ports in LVDS, da Differentielle 1,2-V-SSTL ein nicht unterstützter E/A-Standard für die extclk_out Ports ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.