Artikel-ID: 000091822 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 22.09.2022

Interner Fehler: Untersystem: U2B2_CDB, Datei: /quartus/db/u2b2/u2b2_nd_io48tile_config_creator_module.cpp, Zeile: 12265

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 oder früher wird dieser interne Fehler möglicherweise beim Erstellen eines Designs für die Intel® Stratix® 10 Gerätefamilie angezeigt.

    Der Fehler tritt bei Designs auf, die einen IOPLL-Intel® FPGA IP enthalten, bei denen dem System die LVDS-I/O-Norm zugewiesen wird und den extclk_out Ports der differentiale 1,2-V-SSTL-I/O-Standard zugewiesen sind.

    Auflösung

    Um diesen Fehler zu vermeiden, ändern Sie den I/O-Standard des extclk_out Ports in LVDS, da differential 1,2-V SSTL ein nicht unterstützter I/O-Standard für die extclk_out Ports ist.

    Dieser interne Fehler wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software in eine sinnvolle Fehlermeldung umgewandelt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.