Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 oder früher wird dieser interne Fehler möglicherweise beim Erstellen eines Designs für die Intel® Stratix® 10 Gerätefamilie angezeigt.
Der Fehler tritt bei Designs auf, die einen IOPLL-Intel® FPGA IP enthalten, bei denen dem System die LVDS-I/O-Norm zugewiesen wird und den extclk_out Ports der differentiale 1,2-V-SSTL-I/O-Standard zugewiesen sind.
Um diesen Fehler zu vermeiden, ändern Sie den I/O-Standard des extclk_out Ports in LVDS, da differential 1,2-V SSTL ein nicht unterstützter I/O-Standard für die extclk_out Ports ist.
Dieser interne Fehler wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software in eine sinnvolle Fehlermeldung umgewandelt.
