Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 oder früher kann dieser interne Fehler beim Kompilieren eines Designs für die Intel® Stratix® 10 Gerätereihe auftreten.
Der Fehler tritt bei Designs auf, die eine IOPLL-Intel® FPGA IP enthalten, bei denen dem Refclk der LVDS-I/O-Standard und den extclk_out-Ports der differenzielle 1,2-V-SSTL-I/O-Standard zugewiesen ist.
Lösung
Um diesen Fehler zu vermeiden, ändern Sie den E/A-Standard der extclk_out-Ports in LVDS, da Differentielle 1,2-V-SSTL ein nicht unterstützter E/A-Standard für die extclk_out Ports ist.