Warum tritt mein Link nicht auf, wenn ich ein optisches 400G-Modul in meinem Intel Agilex 7 FPGA® F-Kacheldesign der I-Reihe verwende?

Für den Intel Agilex® 7 FPGA F-Tile FGT Transceiver über dem 50G PAM4-Design müssen Sie den Medienmodus auf VSR/Optics einstellen, damit die Anpassung erfolgreich sein kann, wenn 400G optische Module für Loopback verwendet werden.

Um dieses Problem zu umgehen, lesen Sie den set_media_mode Prozess in der folgenden .tcl-Datei:

ttk_helper_fgt_eth.tcl

Um den Medienmodus auf VSR/Optics einzustellen, führen Sie die folgenden Schritte durch:

1. Für die logischen Kanäle 0 bis 15 bezeichnet 0xFFFFC[1:0] Rückgabewert den physischen Standort des logischen Kanals 0. Wenn der Rückgabewert 2'b00 ist, bedeutet dies, dass sich logischer Kanal 0 in physischer Lane 0 befindet. 2'b01 bedeutet, dass sich logischer Kanal 0 in physischer Lane 1 befindet, 2'b10 bedeutet physische Lane 2 und 2'b11 bedeutet physische Lane 3. Dieser Rückgabewert gilt für alle 16 logischen Kanäle.
2. 0x1FFFFC[1:0] Rückgabewert weist auf den physischen Standort des logischen Kanals 1 hin.
   0x2FFFFC[1:0] Rückgabewert weist auf den physischen Standort des logischen Kanals 2 hin.
   ...
   0x8FFFFC[1:0] Rückgabewert weist auf den physischen Standort des logischen Kanals 8 hin.
3. Führen Sie für Ch0 ~ Ch3 die folgenden Schritte durch:
   a) 0x14a(lane_number)64 schreiben, um die 0x9003C zu adressieren.
   b) Die Poll-Adresse 0x90040 bis Bit 14 = 0 und Bit 15 = 1.
   c) Schreiben Sie 0x142(lane_number)64, um die 0x9003C zu adressieren.
   d) Die Poll-Adresse 0x90040 bis Bit 14 = 0 und Bit 15 = 0.
   
   Wenn Sie auf die Standardeinstellung zurückschalten möchten, führen Sie die folgenden Schritte durch:
   a) 0x10a(lane_number)64 schreiben, um die 0x9003C
   b) Die Poll-Adresse 0x90040 bis Bit 14 = 0 und Bit 15 = 1.
   c) Schreiben Sie 0x102(lane_number)64, um die 0x9003C zu adressieren.
   d) Die Poll-Adresse 0x90040 bis Bit 14 = 0 und Bit 15 = 0.
4. Führen Sie für Ch4 ~ Ch7 die folgenden Schritte durch:
   a) Schreiben Sie 0x14a(lane_number)64, um die 0x49003C zu adressieren.
   b) Die Poll-Adresse 0x490040 bis Bit 14 = 0 und Bit 15 = 0.
   c) Schreiben Sie 0x142(lane_number)64, um die 0x49003C zu adressieren.
   d) Die Poll-Adresse 0x490040 bis Bit 14 = 0 und Bit 15 = 1.
   
   Wenn Sie auf die Standardeinstellung zurückschalten möchten, führen Sie die folgenden Schritte durch:
   a) 0x10a(lane_number)64 schreiben, um die 0x49003C zu adressieren.
   b) Die Poll-Adresse 0x490040 bis Bit 14 = 0 und Bit 15 = 1.
   c) Schreiben Sie 0x102(lane_number)64, um die 0x49003C zu adressieren.
   d) Die Poll-Adresse 0x490040 bis Bit 14 = 0 und Bit 15 = 0.

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.