Artikel-ID: 000091750 Inhaltstyp: Konnektivität Letzte Überprüfung: 15.05.2023

Warum wurden die IO_PLL_REFCLK Stiftkontakte in den Intel Agilex® FPGA-Pin-Verbindungsrichtlinien entfernt?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In den Richtlinien für® Intel Agilex FPGA-Pin-Verbindung und der Belegungsdatei von Intel® Quartus® Prime Software werden Sie feststellen, IO_PLL_REFCLK_[12A,12C,13A,13C]_GXF entfernt wurde.

Lösung

Dies ist auf die Verwendung einer Intel® Quartus® Prime Software zurückzuführen, die eine interne INTEL® IP verwendet. Intel empfiehlt, diesen Stift über einen 0Er-Widerstand am Boden anzuschließen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.