Warum schlägt die Intel® Quartus® Prime Pro Kompilierung während der Analyse- und Synthese-Phase fehl, wenn im F-Kachel-SDI II Intel® FPGA IP Design-Beispiel kein Entwicklungskit ausgewählt wird, wobei DIE STUFE "INTEL® QUARTUS®INTEL® FPGA ...

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 wird während Intel® Quartus® Prime Pro Kompilierung die folgende Fehlermeldung angezeigt, wenn das F-Kachel-SDI II Intel® FPGA IP Beispieldesign mit aktiviertem ASCII-VVP Voll aktiviert und Kein Entwicklungskit ausgewählt ist:

• Fehler(20521): Das Eingabe-Entclk des IOPLL-axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll wird von einer illegalen Quelle angetrieben: einer virtuellen Pin. Eine IOPLL-Quellenquelle muss entweder eine andere IOPLL oder ein dedizierter Entclk-Eingabestift sein

Um dieses Problem zu umgehen, können Sie bei der Auswahl von No Development Kit in F-tile SDI II Intel® FPGA IP Design Example with ASCII-VVP Full enabled die Kommentarzeile eingeben, um in den Dateieinstellungen für Intel® Quartus® Settings File (QSF) clk_3a_gpio_p_2> und das Design neu zu kompilieren. Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.