Artikel-ID: 000091739 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.09.2023

Warum funktioniert das Design SDI II Intel® FPGA IP Multi-Rate (bis zu 12G-SDI) nicht, wenn sowohl der TX- als auch der RX-Simplex-Modus im selben Kanal mit dem Intel Agilex® 7 Gerät zusammengeführt werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 mit installiertem Patch 0.06 funktioniert das F-tile SDI II Intel® FPGA IP Multi-Rate-Design (bis zu 12G-SDI) nicht, wenn sowohl der TX- als auch der RX-Simplex-Modus im selben Kanal zusammengeführt werden.

    Dieses Problem hat keine Auswirkungen auf die HD-SDI-, 3G-SDI- und Triple-Rate-Designs (bis zu 3G-SDI) mit TX- und RX-Simplex-Modus im selben Kanal.

    Lösung

    Um dieses Problem zu umgehen, müssen die TX- und RX-Lanes in zwei verschiedene Kanäle aufgeteilt werden, wenn der TX- und RX-Simplex-Modus in Multi-Rate-Designs verwendet wird.

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.